【行業(yè)簡介】

FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

【行業(yè)前景】

【課程簡介】

FPGA時序約束是FPGA設計中的一個重點，也是難點?，F(xiàn)有的教材大部分是介紹概念、時序分析工具和計算公式的。明德?lián)P最看重的是實踐經驗，一切不能用于實踐的理論都是扯淡。為此，明德?lián)P拋開一切復雜的理論，就從工程實踐的角度來講解時序約束。

【適用人群】

1、在校學生

2、初入FPGA行業(yè)者

3、資深FPGA工程師仍需提高能力者

4、集成電路\IC設計和后端工程師

5、其他有學習時序約束需求的

【課程內容】

【課程設置】

上課時間：每周末，周六-周日連續(xù)兩天

學費：學費1980元包含兩天共12個學時，食宿自理

團體優(yōu)惠：

3-5人報名，每人優(yōu)惠50元；

6-10人報名，每人優(yōu)惠100元；

10-20人報名，每人優(yōu)惠150元；

20人以上，可聯(lián)系客服升級為企業(yè)定制培訓，確定企業(yè)定制培訓價格，導師也可去企業(yè)上課。

【學習**】

1、提供學習過程所需軟硬件環(huán)境，一人一臺電腦學習

2、毫無保留的傳授參數(shù)的獲取方法

3、為學員的項目提供專項答疑

4、提供時序約束案例，解決實質項目問題

【師資力量】

【教學特色】

本課程基于VIVADO平臺，講述時序約束原理、約束方法。授課方式為面授，由至簡設計法創(chuàng)始人，暨南大學研究生導師潘文明先生主講，總課時12個學時。

1、基于Vivado平臺的時序約束方法

2、此時序約束方法、時序約束報表通用于集成電路\IC領域的約束方法

3、提供學習過程所需軟硬件環(huán)境，一人一臺電腦學習，提供時序約束案例，解決實質項目問題

4、毫無保留的傳授參數(shù)的獲取方法

5、為學員的項目提供專項答疑

【教學目的】

讓學員再遇到時序約束的問題時可以做到游刃有余

【教學現(xiàn)場】

【優(yōu)秀學員】

【能力培養(yǎng)】

1、二八原則

將80%的時間花費在20%的核心功能上。對于整個課程，重點是掌握至簡設計法的思想方法和設計流程；對于具體項目，重點是化繁為簡即將復雜的模塊劃分成簡單模塊再用至簡設計法設計的過程，不斷地重復這一過程最終能通過簡單的規(guī)則做出復雜的設計。而一般功能，比如涉及一條語法一個接口等完全可以在實際操作中邊做邊學。

2、規(guī)范原則

至簡設計的核心是規(guī)則，掌握和運營這些規(guī)則的前提是規(guī)范，代碼要規(guī)范、流程要規(guī)范。學習的目的之一就是培養(yǎng)學員的設計規(guī)范，等各種規(guī)范養(yǎng)成則整個至簡設計法也就學好了。

3、自立原則

學習明德?lián)P課程需要先去掉依賴性，學習一個項目不要等著看答案，而應該根據功能要求先去嘗試自己構想、編寫代碼，再與給出的思路、代碼相比較。這樣不僅能對至簡設計法有更深刻的理解，更重要的是如果沒有樹立起這種自立意識，日后無法勝任項目研發(fā)要求，因為那時不再有人給你標準答案。

【學校環(huán)境】

【學校介紹】

明德?lián)P科技教育是一家專注于FPGA教育的培訓機構，擁有業(yè)內領 先獨創(chuàng)的培訓方法——“至簡設計法”，創(chuàng)新性提出標準化管理設計流程，大幅度降低FPGA學習和開發(fā)難度，深受學員肯定。通過線上線下為客戶提供從入門到就業(yè)的FPGA培訓，已為業(yè)界培養(yǎng)了大批優(yōu)秀的實用型FPGA設計工程師。