【行業(yè)簡介】

FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

【行業(yè)前景】

【學(xué)習(xí)內(nèi)容】

明德?lián)P FPGA 就業(yè)班課程內(nèi)容以至簡設(shè)計法為主線，分至簡設(shè)計、項目設(shè)計、 實戰(zhàn)設(shè)計三個階段展開學(xué)習(xí)內(nèi)容。

1、至簡設(shè)計階段

以掌握規(guī)范的代碼設(shè)計（至簡設(shè)計）方法為目標(biāo)。

通過計數(shù)器、狀態(tài)機(jī)的靈活使用，完成數(shù)字時鐘、VGA、SPI 等案例設(shè)計，

學(xué)習(xí)軟件使用、語法規(guī)范、調(diào)試技能等內(nèi)容，使學(xué)員達(dá)到能夠根據(jù)功能要求，完成設(shè)計任務(wù)的目標(biāo)。

2、項目設(shè)計階段

以掌握項目結(jié)構(gòu)、鞏固至簡設(shè)計方法、培養(yǎng)設(shè)計思維、提高設(shè)計能力為目標(biāo)。

通過對溫度檢測工程、邊緣檢測工程、千兆網(wǎng)工程、DDR 工程等經(jīng)典項目案

例的學(xué)習(xí)和訓(xùn)練，使學(xué)員達(dá)到熟練掌握 FPGA 設(shè)計技能，能獨立定位排查設(shè)計錯誤、獨立完成項目設(shè)計。

3、實戰(zhàn)設(shè)計階段

以增加實際項目經(jīng)驗為目標(biāo)。在導(dǎo)師指引下參與企業(yè)項目開發(fā)實戰(zhàn)，項目涉及諸多高端技術(shù)，如：多路10G 光纖的傳輸、高速 PCIE 的通信、500M 速率的 ADC 信號采集、MIPI（Mobile Industry Processor Interface）、視頻拼接、1G 轉(zhuǎn)換速率的 AD 轉(zhuǎn)換、JESD204B接口等等。學(xué)員從中獲得的項目經(jīng)驗是大多數(shù)從業(yè)人員都難以有機(jī)會獲得的。

公司提供源工程進(jìn)行學(xué)習(xí)，一人一臺電腦；隨著項目積累，項目會更多。下表是僅列出一部分項目，項目會動態(tài)增加。全部項目提供源工程和代碼進(jìn)行學(xué)習(xí)，并且會要求實現(xiàn)功能升級和優(yōu)化等工作，做到既能學(xué)習(xí)項目，又能參與項目研發(fā)的目的。本階段的學(xué)習(xí)是以“研發(fā)”為主。

【適用人群】

1、零基礎(chǔ)零經(jīng)驗的小白

2、要轉(zhuǎn)行FPGA的社會工作者

3、需要提高工作能力或增多項目經(jīng)驗的工作者

【課程設(shè)置】

學(xué)費(fèi)：10800元

學(xué)制：完成大綱全部知識，一般3個月 （600個學(xué)時以上）  學(xué)會為止

上課時間：工作日 8：30 -18:00 

【師資力量】

【教學(xué)特色】

1、注重設(shè)計規(guī)范

明德?lián)P注重設(shè)計代碼規(guī)范，不僅要求設(shè)計出來，還要求設(shè)計得規(guī)范，易懂可移植。

2、注重設(shè)計思路

課程重點在于講述項目實現(xiàn)的整體思路，不局限于個別項目的具體實現(xiàn)。整個過程將“至簡”設(shè)計理念貫穿始終，就是“一次只考慮一個問題”。

3、精心設(shè)計由淺入深的體系化案例

在基礎(chǔ)案例搭建的框架下基于某一設(shè)計共性特征形成一系列滿足不同應(yīng)用需求的設(shè)計。使學(xué)員能夠做到舉一反三、觸類旁通，最終掌握并靈活應(yīng)用至簡設(shè)計模式。

4、開放的項目實踐

明德?lián)P將公開非常多的企業(yè)項目，提供源工程、源代碼供學(xué)員學(xué)習(xí)，這些都是無價之寶。學(xué)員可以盡情學(xué)習(xí)到實際的企業(yè)項目。

5、實際項目參與機(jī)會

明德?lián)P學(xué)員一般都要接受實際項目的鍛煉，參與實際項目的研發(fā)，完成實際項目的任務(wù)。

6、高端的技術(shù)學(xué)習(xí)

提供的高端技術(shù)課程，內(nèi)容包括PCIE、DDR3、光纖通信、超高速的AD DA采集等，甚至還包括有熱門的JESD204B協(xié)議。

注意，課程以應(yīng)用為目標(biāo)，不深究復(fù)雜的協(xié)議，只要會用，會滿足工作需求即可。

7、硬件學(xué)習(xí)設(shè)施好

一人配一臺高端電腦。

提供包括XILINX、ALTERA、LATTICE等公司的高端開發(fā)板供學(xué)員學(xué)習(xí)，其中還有AD9144等高端AD板子。

8、貼近企業(yè)的學(xué)習(xí)方式

學(xué)校的學(xué)習(xí)方式是以傳授知識為主，對于知識的應(yīng)用能力要求不高。企業(yè)的學(xué)習(xí)方式以實現(xiàn)任務(wù)目標(biāo)為要求，需要的就是知識的應(yīng)用能力。明德?lián)P采用貼近企業(yè)的學(xué)習(xí)方式，學(xué)習(xí)過程中不斷提出的設(shè)計任務(wù)，反復(fù)錘煉學(xué)員的應(yīng)用技能，使之能勝任未來面臨的工作任務(wù)。

9、授人以漁

至簡設(shè)計法是明德?lián)P豐富項目經(jīng)驗的結(jié)晶，它將高級的設(shè)計技巧轉(zhuǎn)化成幾條規(guī)則，掌握了這些規(guī)則就相當(dāng)于擁有多年的經(jīng)驗。授人以魚不如授人以漁，明德?lián)P傳授的不是那些終將過時的某種知識，而是讓人終身受益的思維方式和技能。

【教學(xué)現(xiàn)場】

【教學(xué)目的】

明德?lián)P FPGA 就業(yè)班課程傳授明德?lián)P獨創(chuàng)的至簡設(shè)計法，以培養(yǎng)學(xué)員掌握FPGA 設(shè)計技術(shù)、具備從事 FPGA 項目開發(fā)或產(chǎn)品設(shè)計能力、達(dá)到 FPGA 應(yīng)用研發(fā)工程師水平為目標(biāo)。 

【優(yōu)秀學(xué)員】

【學(xué)習(xí)**】

1、入學(xué)即簽訂專業(yè)的培訓(xùn)協(xié)議；

2、，學(xué)會為止

3、培訓(xùn)期間提供設(shè)備使用，學(xué)習(xí)資源，所有工程源代碼；

4、推薦高薪就業(yè)，畢業(yè)生平均薪資8K-16K

【學(xué)員服務(wù)】

【能力培養(yǎng)】

1、二八原則

將80%的時間花費(fèi)在20%的核心功能上。對于整個課程，重點是掌握至簡設(shè)計法的思想方法和設(shè)計流程；對于具體項目，重點是化繁為簡即將復(fù)雜的模塊劃分成簡單模塊再用至簡設(shè)計法設(shè)計的過程，不斷地重復(fù)這一過程最終能通過簡單的規(guī)則做出復(fù)雜的設(shè)計。而一般功能，比如涉及一條語法一個接口等完全可以在實際操作中邊做邊學(xué)。

2、規(guī)范原則

至簡設(shè)計的核心是規(guī)則，掌握和運(yùn)營這些規(guī)則的前提是規(guī)范，代碼要規(guī)范、流程要規(guī)范。學(xué)習(xí)的目的之一就是培養(yǎng)學(xué)員的設(shè)計規(guī)范，等各種規(guī)范養(yǎng)成則整個至簡設(shè)計法也就學(xué)好了。

3、自立原則

學(xué)習(xí)明德?lián)P課程需要先去掉依賴性，學(xué)習(xí)一個項目不要等著看答案，而應(yīng)該根據(jù)功能要求先去嘗試自己構(gòu)想、編寫代碼，再與給出的思路、代碼相比較。這樣不僅能對至簡設(shè)計法有更深刻的理解，更重要的是如果沒有樹立起這種自立意識，日后無法勝任項目研發(fā)要求，因為那時不再有人給你標(biāo)準(zhǔn)答案。

【學(xué)校環(huán)境】

【學(xué)校介紹】

明德?lián)P科技教育是一家專注于FPGA教育的培訓(xùn)機(jī)構(gòu)，擁有業(yè)內(nèi)領(lǐng) 先獨創(chuàng)的培訓(xùn)方法——“至簡設(shè)計法”，創(chuàng)新性提出標(biāo)準(zhǔn)化管理設(shè)計流程，大幅度降低FPGA學(xué)習(xí)和開發(fā)難度，深受學(xué)員肯定。通過線上線下為客戶提供從入門到就業(yè)的FPGA培訓(xùn)，已為業(yè)界培養(yǎng)了大批優(yōu)秀的實用型FPGA設(shè)計工程師。